高速差分信號在傳輸過程中會受到很多因素的影響，如信號衰減、時延不匹配等，這些因素可能會導(dǎo)致信號失真，影響系統(tǒng)性能。為了盡量減小這些影響，需要做等長匹配。

 

 

 

高速差分信號的等長匹配對于電磁干擾（EMI）起著至關(guān)重要的作用。

 

首先，等長匹配可以減少信號的時延差異，這對于高速差分信號的傳輸非常重要。當信號傳輸線長度差異較大時，傳輸線上的信號到達時間存在差異，可能會導(dǎo)致相位失配，從而引發(fā)相互干擾和串擾現(xiàn)象。這種干擾可以通過等長匹配來抑制，確保差分信號在接收端同時到達。

 

此外，等長匹配還能對抗EMI干擾。EMI是指電磁能量通過電磁波的形式干擾電子設(shè)備的現(xiàn)象。當差分信號傳輸線存在不匹配時，由于信號的時延差異，信號之間的電流和電壓差異也會加劇。這可能導(dǎo)致更強的輻射和敏感性，使系統(tǒng)更容易受到外部電磁干擾。通過保持等長匹配，可以減少這種電流和電壓差異，從而降低對EMI的敏感度。

 

因此，等長匹配在高速差分信號傳輸中起到了重要的作用，不僅可以提高信號的傳輸質(zhì)量、減小串擾，還能減少對EMI的敏感性，從而提高系統(tǒng)的可靠性和抗干擾性能。

 

今天小編通過CST來談一談高速差分信號為什么要進行等長匹配。本文只談EMI，不談信號完整性。信號完整性后續(xù)會講到。

 

仿真實例以DDR3的其中一對DRAM_DQS信號為例，它是差分信號。

 

DDR全名為Double Data Rate SDRAM ，簡稱為DDR。DDR3理論上速度可以支持到1600MT/s。

 

DDR3的工作電壓1.5V，參考電壓0.75V，對于DQS信號的差分對等長匹配的要求是不大于5mil。

 

如圖，DRAM_SDQS_P走線長度558.32mil, DRAM_SDQS_N走線長度是558.66mil

 

如圖激勵一個電壓幅值為1.5V，信號頻率為800MHz的差分信號，先仿真差分等長匹配好的情況，再分別仿真DRAM_SDQS_N增加40mil，80mil，120mil的信號和電場強度。

 

 

 

首先，來看一下在原模型基礎(chǔ)上增加40mil的微帶線，和原仿真結(jié)果的對比。

 

 

 

差分信號的開關(guān)變化是位于兩個信號的交點，其電壓與基準電壓偏差0.09V。

 

 

 

整體電場強度變大，最大電場強度增加1倍。然后，在原模型基礎(chǔ)上增加80mil的微帶線，和原仿真結(jié)果的對比。

 

 

 

差分信號兩個信號的交點電壓與基準電壓偏差0.17V。

 

 

 

整體電場強度變大，最大電場強度增加2.8倍，再次，在原模型基礎(chǔ)上增加120mil的微帶線，和原仿真結(jié)果的對比。

 

 

 

差分信號兩個信號的交點電壓與基準電壓偏差0.26V。

 

 

整體電場強度變大，最大電場強度增加4倍最后，增加一個probe，看一下PCB正上方的輻射，如圖

 

 

 

其仿真結(jié)果如圖：

 

 

 

很明顯，差分信號走線長度差越大，輻射場強就越大。

 

總結(jié)

在差分信號傳輸中，等長匹配是為了確保信號在傳輸過程中同時到達接收端，從而減少信號的相位失真和串擾。等長匹配可以一定程度上減小共模干擾的影響。當差分信號的傳輸線長度不匹配時，信號在傳輸過程中可能會出現(xiàn)相位失配，導(dǎo)致差分模式和共模模式之間的轉(zhuǎn)換，使得共模噪音更容易進入信號傳輸通道。而通過等長匹配使差分信號同時到達，可以減小差分模式與共模式之間的轉(zhuǎn)換，從而減小共模干擾對信號的影響。

 

因此，通過等長匹配可以降低差分信號傳輸中對共模干擾的敏感度，提高系統(tǒng)的抗干擾能力，從而確保信號傳輸?shù)姆€(wěn)定性和可靠性。綜上所述，高速差分信號的等長匹配在減小共模干擾方面發(fā)揮著重要作用。

 

（內(nèi)容、圖片來源：CST仿真專家之路公眾號，侵刪）

 

版權(quán)與免責聲明：

凡未注明作者、來源的內(nèi)容均為轉(zhuǎn)載稿，如出現(xiàn)版權(quán)問題，請及時聯(lián)系我們處理。我們對頁面中展示內(nèi)容的真實性、準確性和合法性均不承擔任何法律責任。如內(nèi)容信息對您產(chǎn)生影響，請及時聯(lián)系我們修改或刪除。